作者: 来源: 发表时间:2012-01-09 03:47 
SSE2：提供了144个新的128位多媒体指令，个中蕴涵了 128lot SIMD Interger Arithmetic 及 128lot SIMD Double-Precision 浮点指令，更好的支持DVD播放，音频和3D图形数据处分，收集流数据处分等。支持SEE2的应用措施将日益增进。
Socket 5：方形多针脚ZIF（零插拔力：只消将插座上的拉杆轻轻扳起或按下，就可利便地安放和替换）插座插座，支持奔驰P54C和P54S处分器，320针脚。
Socket 7：方形多针脚ZIF（零插拔力：只消将插座上的拉杆轻轻扳起或按下，就可利便地安放和替换）插座插座，支持Intel的Pentium、Pentium MMX，AMD的K5、K6和K6-2，Cyrix的6x86、6x86MX、MII，IDT的Winchip C6等。
Socket 8：方形多针脚插座，专为奔驰por CPU而规划的。
Super 7：它是Socket 7的进级版本，是AMD公司K6-2、K6III而相配备的。
Slot 1：INTEL专为奔驰II而规划的一种CPU插座，它是一狭长的242针脚的插槽. . .提供更大的内部传输带宽和CPU职能。
Slot 2：公用在奔驰至强系列，用于事变站和供职器等高端规模。
Socker 370：1.85皓月合击处事端。INETL为赛扬系列而规划的CPU插座，本钱低沉。支持VRM8.1规格，主题电压2.0V。
Socker 370 II：INETL为Pentium III Coppermine和Celeron II规划的，支持VRM8.4规格，主题电压1.6V。
Slot A：AMD公司为K7系列CPU定做的，形状与Slot 1差不多。
Socket A：AMD公用CPU插座，462针脚
Socker 423:INTEL公用在第一代奔驰IV处分器插座。
Socket 478：Willi'mette内核奔驰IV公用CPU插座。
连系并行处分二级缓存：（set-connective）将二级缓存区分差异的片断，在每一片断中蕴涵很多缓存线。当CPU对体系内存数据打听中，除了可在体系内存片断中获得一根缓存线，还可在二级缓存中获得差异缓存线，大大加快CPU读取数据的速率，还可加强对数据的寻址手段，削减CPU的运算实施时刻。新赛扬CPU中回收4路连系并行处分的二级缓存架构，而毒龙CPU回收的是16路连系并行处分的二级缓存架构。
非相干缓存架构：毒龙CPU中所回收的技能，是指在CPU二级缓存中不蕴涵一级缓存中所罕有据的正本，一级缓存为64KB，二级缓存为64KB，共有缓存容量为192KB。
相干缓存架构：新赛扬CPU中回收的技能。在二级缓存中蕴涵一级缓存数据的正本，一级缓存为32KB，二级缓存为128KB，现实为96KB二级缓存。
回写高速缓存（Write Bair conditioningk）：它对读和写操纵均有效，速率较快。而回收写通(Write－through)布局的高速缓存，仅对读操纵有效。
高速互斥缓存（Mutunumprover one ingly exclusive）：是指在二级缓存中不蕴涵一级缓存中呈现过的指令和数据流，两者完全独立运转，这样可以或许进步数据读取效能，防备占用无穷的缓存空间。
追踪缓存（Tr_ web Csoreness）：在奔驰IV一级缓存中，大凡一级缓存中的指令缓存都是当即解码：而追踪缓存不必每次都举办解码指令，间接做解码，这些指令称为微指令（micro-ops），12K容量能存储个微指令。对比可以或许有效地增进在高速时脉下对指令的解码手段。
低级转移缓存（ATC，Advanced Transfer Csoreness）：CPU内核担当、低发应时刻、多路连系并行处分二级缓存架构。它将处分器内部添补缓存的数目增进，担保CPU能得到更低的回响时刻，增进数据的流量
双独立总线布局（GTL+）：这种布局可以或许使整个体系速率获得很大的进步。一条总线认真体系内存，另一条毗连二级缓存中。
LDT：AMD下一代体系总线技能，实现芯片与芯片间的互联，峰值带宽可抵达6.4GB/s，而且兼容现有的总线轨范。
ALPHA EV6切换式总线：回收多线程处分的点到点拓扑布局，可以或许支持可伸缩多处分器，支持200MHz-400MHz的体系总线频次，带宽锏?.2GB/s，具有强盛的处分手段。
流水线：在INTEL486中开始行使，它的事变方法就象家产坐褥上的装配流水线，由5-6个差异成果的电路单位（指令、译码、产生地点、实施指令和数据回写等单位）构成一条指令处分流水线，将一条X86指令分为几段由这些电路单位别离实施，这样在一个时钟周期内完成一条指令，可以或许进步CPU的运算速率。进入奔驰，在CPU内配置两条各自独立电路单位的流水线，可经过进程这两条流水线来同时实施两条呼吁，抵达在一个时钟周期内完成两条指令。
超标量流水线：就是指在一个时钟周期内一条流水线可实施一条以上的指令。一条指令分为十几段指令情由差异电路单位完成。
乱序实施（out-of-orderexecution）：是指CPU应承将多条指令不按措施规定的次序分开拓送给各响应电路单位处分的技能。这样将按照个电路单位的形态和各指令可否提早实施的全体环境剖释后，将能提早实施的指令当即发送给响应电路
单位实施，在这时代不按规定次序实施指令，然后由从头铺排单位将各实施单位功效按指令次序从头铺排。学会斗士炎龙。 分枝技能：（diverge）指令举办运算时必要等待功效，大凡无前提分枝只必要按指令次序实施，而前提分枝必需按照处分后的功效，再定夺是否按原先次序举办。
分枝猜测（diverge prediction）：因为前提分枝必需按照等待处分后的功效再实施，这样有些电路单位处于余暇形态等待，呈现时钟周期的滞留延迟。假如将分枝实施功效猜测获得，那么就可提早实施响应的指令，进步CPU运算速率。这就是分枝猜测技能。但假如分枝猜测功效错误，那么就得将已经猜测功效的指令所有清晰，从头实施正确的指令，这样反而比不举办分枝猜测来得快，以是分支猜测技能的精确性至关重要！
猜想实施（speculingtlanta gaon execution）：在分枝猜测举办猜测功效后所举办的处分就称为猜想实施。
并行多线程处分器（SMT，Simultaneous Multi Thredriving instructorng processor）：有多个措施计数器，多条呼吁实施流水线，是一中多个使命同时在一个处分器中实施的系统架构。他可进步处分器资源的诈欺率，在差异使命的呼吁串，没有依存干系，同时实施就可防备处分器运算单位等资源的闲置。
Speedstep技能：INTEL公司为便携式CPU而开拓一种节能技能，它可以或许调理CPU的事变电压和主题频次。在外接电源时，CPU可全速事变，当行使电池时，会调理主题频次和调理主题电压。
PowerNow!：针对INTEL公司的Speedstep技能，AMD公司开拓了PowerNow!技能。它的成果于Speedstep技能根原形似，而且引进一种静态调理成果。它有三种模式：1.全速运转，在变压器供电或高速运转时，CPU回收额定频次和电压运转. . .运算速率和职能施展最高。2.节电运转，在这种环境下，CPU电压最低，频次速率减小20%，职能较低。3.主动调理，CPU主动定夺当前运转的措施所需CPU的资源，主动调理CPU运转的电压和频次，这样可获得最佳的职能比，可延迟30%的电池寿命。
